Yapay zekânın son yıllardaki baş döndürücü ilerleyişi, çoğu zaman yazılım ve algoritmalar üzerinden tartışılsa da, bu ilerlemenin önündeki en sert sınırlar hâlâ donanım kapasitesi cephesinde beliriyor sayılabilir. Belirli amaçlara yönelik çok büyük ölçekli ve merkezi işlem gücü girişimlerinin ve sistemlerinin alışılagelmiş bir yatırım haline gelmesi ve getirilmesi hem finansal hem de sosyoekonomik yönden önemli hamleler sınıfında yer almakta olsa da önceki dönemlerde yaşanan donanım ve yazılım çekişmesini farklı yönlere taşıyabilen yeni dinamikler daha belirgin hale geliyor. Büyük dil modelleri, günümüzün hızlı gelişmeleri sayesinde artık kullanımdaki bireysel işlem birimlerinin hızından çok, verinin ne kadar hızlı taşınıp işlenebildiğiyle sınırlanıyor, yani verinin fiziki aktarımı bir limit oluşturuyor ve bu sınır, araştırmacıların uzun süredir “bellek duvarı” olarak tanımladığı bir tıkanıklığa işaret ediyor.
Yakın zamanda Stanford Üniversitesi öncülüğünde, Carnegie Mellon, Pennsylvania ve MIT araştırmacılarının da katkısıyla geliştirilen yeni bir çip mimarisi, bu soruna alışıldık yolların dışında bir yanıt sunmayı umuyor. Öne sürülen çözüm, işlemcileri daha da küçültmek ile uğraşmak yerine işlemci ögelerini diklemesine katmanlar halinde inşa etme yaklaşımına dayanıyor.
Bugüne kadar kullanılan çipler büyük ölçüde iki boyutlu yüzeyler üzerinde kurulular ve oldukça kompleks detaylar içerseler de bir bakıma yatay olarak tasarlanmakta ve pek çok uygulama alanı için, sürekli harcanan geliştirme eforları sayesinde, oldukça kapsamlı ve yeterli kapasiteler sağlamaktalar. Ancak, içinde bulunduğumuz yapay zekâ döneminin yüksek gereksinimleri bu yaklaşımdaki bellek ve işlem birimlerinin aynı düzlemde oluşu ve göreceli olarak uzak konumları ile sınırlı miktardaki iletişim hatlarınca kurdukları aktarımı geçmişte bırakmayı gerektiriyor olabilir. Bu durum, işlemciler ne kadar hızlı olursa olsun, onları besleyen veri akışının yetersiz kalmasına yol açıyormuş gibi özetlenebilir. Araştırmacılar tarafından geliştirilen yeni “monolitik” üç boyutlu çip mimarisi ise belleği ve hesaplama birimlerini katmanlar halinde üst üste yerleştirerek bu gecikmeyi büyük ölçüde azaltmayı hedefliyor. Bir üst katman üretilirken altta kalanlara zarar vermeyecek kadar uygun ısıda üretim yapılabilme hedefine makul koşullarda ulaşan araştırma, büyük gelişmelere kapı açabilir.
Farklı aşama ve testlerde elde edilen araştırma sonuçları, bu dikey mimarinin mevcut düz çiplere kıyasla katlarca ve belki de uzun vadede yüzlerce kat performans artışı sağlayabileceğini gösteriyor. Daha da önemlisi, bu yapı yalnızca akademik bir prototip olarak kalmayarak ABD’de faaliyet gösteren, yüksek derece özelleşmemiş ticari bir yarı iletken üretim tesisinde üretildi. Bu durum, teknolojinin teorik olmaktan çıkıp gerçek dünya ölçeğine taşınabileceğine dair güçlü bir işaret ve geçmişteki 3 boyutlu veya “dikey” çip mimarilerinin aşamadığı üretim handikaplarının da elendiğini göstererek projeyi oldukça öne taşıyor.
Burada dikkat çekici olan nokta yalnızca hız artışı olmayabilir: Veri, daha kısa mesafeler kat ederek işlenebileceği için enerji verimliliği de anlamlı biçimde yükseliyor. Yapay zekânın geleceği açısından bu, daha güçlü sistemlerin aynı zamanda daha sürdürülebilir olabileceği anlamına geliyor.
Bazen ilerleme, mevcut yapıları daha da küçültmekten değil, bakış açısını değiştirerek aynı performansı veya daha iyisini, gerekirse daha kolay şekilde optimize edilebilecek bir başka yaklaşıma taşımaktan geçiyor olabilir. Bu yeni çip mimarisi yaklaşımı da benzer bir konsepte işaret ediyor. Belki de yapay zekânın bir sonraki sıçraması, yatay sınırları zorlamaktan değil, hesaplamayı üçüncü boyuta taşımaktan geçecek ve bu ilerleme dolaylı yoldan kuantum bilgisayarlarının ekosistemini de daha verimli hale getirecek.
